（原标题：冲破性革命：新式3D异质集成存储器件助力下一代微电子发展）白虎 av
开头：Allen Tang
近日，新加坡国立大学Aaron V.-Y Thean计议团队在国外电子器件顶级会议IEDM 2024上发表了一项要害计议效果《1T1R and 2TOC1R IGZO-MoS2 AIl-BEOL 3D Memory Cells》。该团队班师建筑出一种基于IGZO-MoS2的全后谈工艺（BEOL）3D存储单位，为翌日高性能、低功耗的微电子系统开采了新的发展标的。
图1. 单片三维集成存储阵列的演进及本责任亮点。咱们计议了IGZO晶体管和MoS2忆阻器异质集成的器件-期间协同优化 (DTCO)，以结束器件减弱和存储密度进步，同期开展了基于3D活水线预计系统的1T1R和2T0C1R存储单位的系统-期间协同优化 (STCO)。
期间革命破解集成贫瘠
跟着东谈主工智能和大数据期间的到来，传统的硅基微电子器件正面对着前所未有的挑战。在有限的芯单方面积内结束更高性能和更低功耗的需求日益伏击。垂直标的的3D集成为处理这一问题提供了可能，而在硅基CMOS逻辑电路之上结束异质材料的集成更是翌日发展的要害标的。正如新加坡国立大学Aaron Thean锤真金不怕火指出，翌日的集成电路将以金属互连为主导，10到14层的金属布线重迭在硅晶体管层之上。跟着后头电源互连和通孔（vias）的兴起，芯片的凹凸将被金属布线层包围，造成“金属—硅—金属”三明治结构。这种想象使得芯片内的晶体管与互连线的体积比例发生了显耀变化。基于此，新加坡国立大学计议团队革命性地提倡了单片三维集成存储阵列的新式架构。通过异质集成IGZO晶体管和MoS2忆阻器的器件-期间协同优化，班师结束了器件的微缩和存储密度的进步，同期建筑了基于3D活水线预计系统的高效存储单位，鞭策了全新三维集成电路（3D ICs）的发展。
双管王人下的革命存储架构
计议团队建筑了两种互补的存储单位结构：1T1R存储单位和2T0C1R搀杂存储单位。其中，1T1R存储单位给与了ITO增强的IGZO晶体管当作选拔器，配合革命的溶液法制备的MoS2存储层，结束了低于1V的编程电压，完好意思契合CMOS逻辑电压条件。经过优化的器件展现出不凡性能，开态电流高达196.5μA/μm，而关态电流仅为1pA/μm，展现出优异的开关特点。
为了进一步进步存储系统的性能，计议团队革命性地提倡了2T0C1R搀杂存储单位结构。该结构微妙地调处了DRAM的高速特点和RRAM的非易失性上风，通过给与双栅极IGZO晶体管想象，不仅结束了紧凑的垂直堆叠结构，更班师处理了RRAM的历久性为止问题，将历久性提高了105次方。
图2. （a）1T1R存储单位和（b）2T0C1R存储单位的清楚图及（c）要道工艺经过。
图3. 器件的透射电子显微镜（TEM）截面图，展示了完好意思的多层堆叠结构和超薄MoS2层。
缜密工艺铸就不凡性能
在4英寸晶圆圭表上，计议团队结束了高良率的器件制备。透射电子显微镜不雅察裸露，MoS2存储层厚度仅为3.6nm，结束了完好意思的多层堆叠结构。团队对就地及第的30个晶体管进行表征，扫尾裸露器件具有优异的一致性，上基层器件特点基本一致，充分诠释了工艺的可靠性和知晓性。其中氧化物晶体管短沟谈器件展现出不凡的初始才略（196.5μA/μm）和高开关比 (108)
图5. (a) 双层1T1R存储阵列的什物像片。(b) 就地及第的30个ITO-IGZO晶体管的ID-VG测试弧线，裸露了系数这个词阵列芯片优异的单位均匀性。(c) 长沟谈ITO增强型IGZO晶体管的ID-VD特点弧线。(d) 减弱尺寸后的ITO增强型IGZO晶体管的ID-VG测试弧线和(e) ID-VD特点弧线（栅极电压VG：0-3.5 V，步进0.5V）。
对于要道的MoS2 RRAM器件，计议团队通过精准规则晶粒特点，将开关电压裁汰至0.8V，同期结束了较小的器件间闹翻性。通过面积优化，班师结束了兆欧级电阻，无需预处理即可结束知晓的双极性开关特点。
图6. MoS2 RRAM的要道性能概念，包括开关特点、晶粒尺寸影响等。
对于制备的1T1R存储单位，计议团队进行了全面的性能表征。与单独的1R器件比拟，1T1R单位展现出更优异的规则特点，通过退换栅极电压不错结束多值存储景况的精准规则。在双层集成结构中，第一层和第二层器件都结束了大于10倍的开关比，尽管表层器件证实出略大的变化性，但仍在可控鸿沟内。
图7. 1T1R存储单位的电学特点表征：(a) 1R和1T1R器件的I-V弧线对比(VG = 3V)；(b) 不同栅极电压下1T1R器件的I-V弧线；
冲破性2T0C1R搀杂存储架构
基于以上材料特点和器件集成的后端兼容特点，计议团队提倡了2T0C1R搀杂存储单位，亦然本计议中最具革命性的冲破之一。该结构给与了特有的三维集成想象：底层集成一个背栅极IGZO晶体管，表层则包含一个双栅极IGZO晶体管和MoS2 RRAM器件。这种新颖的想象通过层间介质结束存效遮挡，在确保器件性能的同期大大进步了集成密度。
图8. 3D 搀杂增益单位调处了 DRAM 和 RRAM
在材料选拔上，计议团队给与了ITO-IGZO-ITO异质结通谈结构，这种想象为顶栅极IGZO晶体管提供了优异的界面质料。
这种搀杂存储单位的责任机理极具革命性。在易失性模式下，DRAM中的存储节点电压（VSN）用于保合手存储景况，位于底层的IGZO晶体管超低的走电流（pA/μm量级）确保了数据的有用保合手。当需要进行非易失性存储时，系统会施加编程电压，通过存储节点电压调控的电流对RRAM进行编程，从而将DRAM的数据写入RRAM。这种革命的片内景况转机机制无需外围读写电路的参与，大大进步了系统效率。
图9. 2T0C1R搀杂存储单位的两种责任机制：易失模式（volatile mode）与非易失模式（non-volatile mode）。本责任引入特有的存储景况转机机制，将DRAM的数据写入RRAM。
在执行愚弄中，这种搀杂存储结构裸露出显耀的上风。在在线学习任务中，比拟传统的1T1R结构，2T0C1R存储单位的历久性进步了105倍。这种矫正在不同的愚弄场景下都证实出色，无论是高频率的在线学习（具有20%的丢弃率和32的批次大小），依然触及50个类别的合手续学习任务。
图10. 通过所提倡的 2T0C1R 搀杂存储单位在多样在线学习任务中的历久性进步。
与现存期间比拟，该搀杂存储单位展现出更小的单位面积和更优的性能概念。这种紧凑的三维结构不仅提供了更高的存储密度，还通过革命的景况转机机制显耀进步了系统的能效比。调处团队建筑的垂直缓冲器结构，这种搀杂存储单位为高遵守预计提供了新的处理有操办。
表1. 本责任中2T1R搀杂存储单位、1T1R存储单位和标准2T存储单位对比
革命系统架构引颈性能冲破
本文作家进一步调处两种类型的存储单位，提倡了一种复旧 M3D 存内预计的搀杂存储器。该搀杂存储器包含两种类型的单位：nv 增益单位提供高历久性，适用于考验任务；1T1R 单位则具有高存储密度。此外，咱们使用 IGZO FET 结束了一个名为垂直缓冲器（VB）的 BEOL 逻辑模块。垂直缓冲器好像结束多层探问，并复旧高并行度的存内预计。
这里展示了一个微型 3D 1T1R 阵列的清楚图，其中一条垂直切片的存储单位链接到一个垂直缓冲器。垂直缓冲器实质上是一串垂直传播字线信号的触发器链（DFF）。红线标出了不同层级之间触发器的链接。垂直缓冲器的另一端链接到字线，字线规则合并层中一滑 1T1R 单位的栅极。通过编程垂直缓冲器，咱们不错选拔单层或多层的字线。此外，源线和位线在各层之间是分享的，这使得多层同期读取成为可能，从而复旧存内预计（通过位线上的电流汇总）。另外，这种垂直缓冲器还结束了 z 标的的活水线处理。
图11. (a) M3D 搀杂存储预计的架构集成了垂直堆叠的1T1R，2T0C1R和垂直缓冲器。垂直缓冲器在(b) 1T1R和(c) 2T0C1R中的责任旨趣。（d-f）非易失性存储块和垂直缓冲单位（VBs）的 SEM 图像。
图12. 垂直缓冲器与传统3D 寻址才略的鉴识。
咱们展示了两种想象的对比。传统才略通过造成道路状的字线平面来结束层选拔和寻址。而在本责任中，咱们给与了垂直链式触发器（DFFs）进行层探问。通过使每一层的字线都不错单独确立，咱们的才略提供了更高的无邪性。配合更小的存储块，咱们结束了更小的粒度和更好的活水线性能。系数这些都是在面积占用恒定的情况下结束的，即使层堆叠的数目增多也不会窜改。比拟之下，传统才略的探问结构尺寸会跟着层数的增多而变大。
图13. 不同架构系统性能对比。(a) 1T1R 与所提倡的 2T0C1R+1T1R 在 CNN 在线学习任务中的性能对比。(b) LLM 任务中的能耗和延长瓦解分析。(c) 本计议、传统堆叠阵列以及基于 CMOS 的 2D基线系统性能对比。
表2. 系统性能基准比较
在系统层面，计议团队提倡的垂直缓冲器（VB）想象，结束了高效的层间数据传输。通过3D活水线想象和并行存内预计的结束，系统性能得到显耀进步。测试扫尾标明，该系统结束了121 TOPS/W的能效和4.73 TOPS的蒙胧量，很是于约0.1 tokens/s的生成速率。与传统有操办比拟，能耗裁汰66%，延长减少23%。
重大的愚弄出息
女同这项冲破性计议效果为翌日片上系统的发展提供了新的可能。该期间不仅适用于高密度3D存储集成，还可愚弄于边际预计和AI加快器等规模。通过材料、器件和系统层面的协同革命，班师结束了高性能、低功耗的3D集成存储系统，为微电子工业的发展注入了新的活力。
本计议得到了韩国SK海力士、新加坡国立大学SHINE Center及E6 Nanofab等机构的复旧，充分展示了产学研融合在鞭策期间革命中的要害作用。跟着期间的进一步熟习，咱们有望看到更多基于该期间的革命愚弄，鞭策微电子工业向更高性能、更低功耗的标的发展。
对于本文作家
Aaron V.-Y Thean锤真金不怕火
Aaron Voon-Yew Thean 是新加坡国立大学教务长/副校长，电气与预计机工程系锤真金不怕火，好意思国国度发明家学院院士，同期担任比利时IMEC的考虑计议员。2016年加入NUS之前，他曾在IMEC担任副总裁，指引先进半导体器件期间研发。Aaron Voon-Yew Thean锤真金不怕火在高端晶体管、低功耗CMOS、FinFET等规模有夙昔计议，并领有跳动50项好意思国专利。他得到了多个奖项，包括2014年复合半导体行业革命奖和2013年三星电子最好融合奖。
唐保山博士
唐保山博士于2019年在新加坡国立大学得到玄学博士学位。当今在新加坡国立大学电子与预计机工程系任职，恒久从事二维材料，卓越是二维过渡金属硫族化合物在后摩尔期间集成电路中的愚弄计议。他的计议效果已在Nature Communications，IEEE IEDM，ACS Nano， Adv. Sci.等知名期刊与会议上发表。当作花样正经东谈主，承担多项要害校企花样（包括新加坡教训部TIER2基金、好意思国半导体SRC花样、韩国SK Hynix花样）。
方子航博士
方子航在新加坡国立大学Aaron Voon-Yew Thean锤真金不怕火计议组担任博士后计议员，并行将在新加坡国立大学电子与预计机工程系得到玄学博士学位。他主要从事新式算法，基于新式器件的预计架构以及系统想象计议。这包括非易失性电阻器件性能以及三维单片集成芯片架构想象。他的计议效果在VLSI和IEDM顶级期间会议，以及Adv. Func. Mater.期刊上发表。
万如月
万如月于广东以色列理工学院得到本科毕业文凭后，于2023年得到新加坡国立大学材料科学与工程硕士学位。硕士毕业后，她加入Aaron Voon-Yew Thean锤真金不怕火团队担任计议助理，专注于氧化物薄膜晶体管和忆阻器的计议。她参与了SK Hynix花样，正经器件想象、制造及三维集成责任。
Sonu Hooda博士
Sonu Devi博士是新加坡国立大学Aaron Thean锤真金不怕火团队的博士后计议员和花样正经东谈主，专注于半导体器件和愚弄的新式材料建筑。她于2016年在印度大学加快器中心得到物理学博士学位。2017年，加入新加坡国立大学纳米中枢，从事晶体氧化物薄膜的脉冲激光千里积偏激在硅基衬底上的集成，以结束CMOS兼容性。自2020年起，Devi博士加入Aaron Voon-Yew Thean锤真金不怕火团队，起劲于用于三维单片集成的先进半导体器件的计议。她的计议效果已在VLSI、IEDM和EDTM等顶级期间会议上发表。
半导体佳构公众号保举
专注半导体规模更多原创内容
爱护内行半导体产业动向与趋势
*免责声明：本文由作家原创。著作内容系作家个东谈主不雅点，半导体行业不雅察转载仅为了传达一种不同的不雅点，不代表半导体行业不雅察对该不雅点赞同或复旧，若是有任何异议，迎接相关半导体行业不雅察。
今天是《半导体行业不雅察》为您分享的第3990期内容，迎接爱护。
『半导体第一垂直媒体』
及时 专科 原创 深度
公众号ID：icbank
可爱咱们的内容就点“在看”分享给小伙伴哦白虎 av